This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-135809

(43)Date of publication of application: 24.05.1990

(51)Int.CI.

H03F 1/52

(21)Application number: 63-290440

(71)Applicant : SANYO ELECTRIC CO LTD

(22)Date of filing: 16.11.1988 (72)Inver

(72)Inventor: MORIMOTO YOSHIHIDE


SHIGETA YASUTSUGU

(54) DRIVER CIRCUIT

(57)Abstract:

PURPOSE: To prevent deterioration or destruction due to an overcurrent by controlling the base of the 1st stage transistor (TR) in response to a current flowing to a detection TR having a base. emitter common region smaller than the area of a base-emitter junction region of an output stage TR.

CONSTITUTION: If an overcurrent is caused at an output due to short-circuit of a load, since a base potential of an NPN TR 12 at the output stage rises, an NPN TR 17 for overcurrent detection is turned on. Thus, a voltage drop of a resistor 19 is increased, a PNP TR 18 is turned on and then an NPN TR 20 for control is also turned on. Since the base level of the NPN TR 13 at the 1st stage is lowered, the overcurrent flowing to the NPN TR 12 at the output stage is suppressed.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japanese Patent Office

⑲日本國特許庁(JP)

⑩特許出願公開

⑩公開特許公報(A)

平2-135809

@Int. Cl. *

識別記号

庁内整理番号

母公開 平成2年(1990)5月24日

H 03 F

Z 6707-5 J

審査請求 未請求 請求項の数 2 (全5頁)

会発明の名称

ドライバー回路

魔 昭63-290440 图特 顧 昭63(1988)11月16日

②発 明

大阪府守口市京阪本通2丁目18番地 三洋電镀株式会社内

大阪府守口市京阪本通2丁目18番地 三洋電接株式会社内

明 勿出 頭 人 三洋電機株式会社

大阪府守口市京阪本通2丁目18番地

角代 理 人 弁理士 西野

外1名

1. 発明の名称

2 , 特許請求の範囲

(1) 初度トランジスタと出力股トランジスタと をダーリンドン接続して収るドライバー回路にお

前記出力級トランジスタとペース及びエミッタ が共通接続され、前記田力段トランジスタのペー ス・エミッタ接合領域の面積よりも小なるペース ・エミッタ接合銀域を有する検出トランジスタ

該換出トランジスタに流れる電流に応じて、前 記初段トランジスタのペースを創御する制御国路 とを聞えることを特徴とするドライバー回路。

(2)初段トランジスタと出力皮トランジスタと モダーリントン接続して成るドライバー回路にお

エミッタが抵抗を介して前記初段トランジスタ のベースに接続され、ベースが前記初段トランジ スタのエミッタに接続された保護トランジスタを 設け、鉄保護トランジスタのベース・エミッタ接 合領域の面積を削記初段トランジスタのそれより も小としたことを特徴とするドライバー回路。

3.発明の詳細な説明

(イ) 産業上の利用分野

本発明はダーリントン接続されたトランジスタ からなるドライバー回路に関し、更に辞しく言え ば週間機に対する保護機能を有するドライバー回 路に関するものである。

(ロ) 健康の技術

ダーリントン接続のトランジスタからなるドラ イバー回路の出力段トランジスタには、ドライ パー本来の機能として、ある程度の量の危値が批 れることが予定されている。従って所定の電視が 祝れる限り、トランジスタが劣化、又は破壊され ないように設計されている。

しかし、実際には取扱いを誤って、出力が短絡 されて短格電波が流れたり、あるいは外部から出 力に大電視が渡れ込み、出力トランジスタが破壊

物期平2-135809 (2)

されることがある。 強常のドライバー 回路においては、出力トランジスタのパターン 面積を大きくすることにより(オーバーデザイン)、かかる大電 放が流れても十分に対処しうるようにしている。 しかし、オーバーデザインにより対処する方法によれば、半路体装置の飛線化、小型化が困難になる。

その為据 2 図に示す如く、オーバーデザインを不要とした追尾皮保護回路村のドライバー回路も 規実されている。 第 2 図において、(1)は出力段 トランジスタ、(2)はドライブ及トランジスタで あり、ダーリントン接続されている。(3)と(4)は これらトランジスタのバイアス抵抗、(8)は入力 抵抗である。そして、この回路の過電流制制回路 は、抵抗(5), (6)及びトランジスタ(7)により構 皮されている。なお、(9)はドライバー回路の入 力端子 (V_{+*}) 、(10)はその出力順子 (V_*) 、(11)は接地順子(GND)である。

次にこのドライバー回路の動作について概略な 朝する。いま入力端子(9)に所定の常圧(V₁₀)が

電圧降下が坐じて出力段トランジスタ(1)のエミッタ電位が上昇するため、出力段トランジスタ(1)のドライブ電流が抑えられ、電力損失を招くという問題がある。

また、入力端子(9)には、電板投入時に、高い 電圧ピークを有するラッシュ電圧が入力すること がある。その場合にも、出力投トランジスタ(1)の に大電流が成れ、設出力段トランジスタ(1)の劣 化又は破壊を招くことがある。

本発明はかかる従来の問題点に鑑みて創作されたものであり、低電圧入力で十分なドライブ電波が得られ、かつ過程度による労化又は破壊を防止することを可能とするドライバー回路の提供を目的とする。

(二) 無路を解決するための手段

本発明の第1のドテイバー回路は、初段トランジスタと、出力段トランジスタとをダーリントン 接続して成るドライバー回路において、前記出力 投トランジスタとペース及びエミックが共強接続 され、前記出力設トランジスタのペース・エミッ 入力すると、抵抗(3)、(4)、(6)、(8)等によりトランジスタ(1)、(2)の各ペースが所定の電圧にバイアスされる。これによりトランジスタ(1)、(2)がオンするので、出力場子(10)に財定の電圧を発生することができる。

次いでこのドライバー回路に過電機が使れたときの保護機能について説明する。出力投トランジスタ(1)に電流が流れると、抵抗(6)の両端に電圧降下が生じるが、過電流が流れるとその電圧降下が大きくなって抵抗(5)を介してトランジスタ(7)をオンさせるようになる。これにより、トランジスタ(2)のベース 配位を下げることができるので、出力段トランジスタ(1)に流れる過電流を抑えることが可能となる。 なお、抵抗(5)の抵抗値は、定常動作電機ではトランジスタ(7)をオンさせないが、所定の電域量を魅えたとき(過電流)にはオンするように設定されている。

(ハ) 発明が解決しようとする課題

しかし、この従来の過電應保護回路付ドライバー回路によれば、通常動作状態でも抵抗(6)に

タ接合領域の面積よりも小なるペース・スミッタ 接合領域を有する検出トランジスタと、 政核出ト ランジスタに流れる出力電流に応じて、前記初段 トランジスタのペース入力を制御する副郷国路と を備えることを特徴とする。

また本発明の第2のドライバー国籍は、初段トランジスタと、出力役トランジスタとをダーリントン接続して成るドライバー国路において、エミッタが抵抗を介して初段トランジスタのベース に接続された保護トランジスタを設け、 放保証 トランジスタのベース・エミッタ接合領域の面積を前記初段トランジスタのそれよりも大きくしたことを特徴とする。

(*) 作 用

本是哪の第1のドライバー国語によれば、出力 取トランジスタとベースを共産にする検出トラン ジスタが設けられている。ところで検出トランジ スタのベース・エミッタ接合領域の面積は、出力 取トランジスタのベース・エミッタ接合領域の前

特簡平2-135809 (3)

語に比べて小さく形成されているので、検出トランジスタのベース・エミッタ接合の順方向電圧は 出力段トランジスタのベース・エミッタ接合の順 方向電圧よりも高くなっている。このため顕常動 作時においては、出力段及び被出トランジスタの 共通ベースに電圧が印加されたとき、出力段トランジスタが免にオンして所定のドライブ電信が復

本発明の第2のドライバー回路によれば、エ ミッタが初段トランジスタのベースに接続され、

により保護トテンジスタに電視が渡れると、入力 段トランジスタのペース電位が下げられるから、 入力段トランジスタのオン状態が残くなる。この ため出力段トランジスタに過大電旅が流れるのを 抑えることができる。

(4) 実施例

次に第1回を参照しながら本発明の実施例について説明する。第1回は本発明の実施例に係る過電流保護回路付ドライバー回路の構成圏である。なお、本実施保回路には、出力風路や外部から出力を介して出力段トランジスタに大電流が止回路と入力側からラッシュ電圧が入力したときに出力段トランジスタに大電流が流れるのを防止する通電流防止回路の次力を設けている。

まず回路構成について説明すると、(12)は出力 段のNPNトランジスタ、(13)は入力段のNPN トランジスタであり、ダーリントン接続されてい る。(14)と(15)はこれらトランジスタ(12)。(13) のベース動作電圧を設定するパイプス抵抗であ

次に、入力段トランジスタのペースに通常の入力環圧よりも高いピーク値を有するラッシュ電圧 が入力したとする。このラッシュ電圧により順方 向電圧の低い入力段トランジスタが発すオンし、 次いで保持トランジスタが遅れてオンする。これ

る。また(16)は入力抵抗である。

出力負荷姫路等によって出力段のNPNトラン ジスタ(12)に過電液が流れるのを防止する過電板 防止回路は、過電旅機出用のNPNトランジスタ (17)、過電症被出伝達用のPNPトランジスタ(1 8)、プルアップ抵抗(19)及び観御用のNPNトラ ンジスタ(20)、パイアス振抗(21)、ノイズ制限採 杭(22)によって梅呟されている。ここでNPNト ランジスタ(17)はベースを出力段のNPNトラン ジスタ(12)のベースと共通接続されており、また NPNトランジスタ(17)のペース・エミッタ接合 領域の面積は出力段のNPNトランジスタ(12)の それよりも小さく形成されている。例えば、面積 比を1:35科度にする。これによりNPNトラ ンジスタ(17)のペース・エミック間の順方向電圧 はNPNトランジスタ(12)のそれよりも高い。ま た、ブルアップ抵抗(19)とFNPトランジスタ(1 8)、プルダウン報航(21)、NPNトランジスタ(2 0)及びフィズ制限抵抗(22)は負帰返回路を贅庶 し、NPNトランジスタ(17)にある程度以上の電

特開平2-135809 (4)

流が控れるとき初段のNPNトランジスタ(13)の ベース管位を下げて出力後のNPNトランジスタ (12)に過電流が流れるのを防止する。

入力値にラッシュ電圧が入力したときに出力段 のNPNトランジスタ(12)に過電機が漉れるのを 財正する過電流財正回路は、エミックが抵抗(24) を介してNPNトランジスタ(L3)のペースに接続 され、ペースがNPNトランジスタ(13)のエミッ タに接続され、コレクタが接地されているPNP。 トランジスタ(23)によって構成されている。そし てPNPトランジスタ(23)のペース・エミッタ接 会領域の両額は N P N トランジスタ(15)のそれよ りも小さく形成されている。例えば面積比も1: 9程度にする。これによりPNPトランジスタ(2 3)のペース・エミッタ接合の販方向電圧は N P N トランジスタ(13)のそれよりも高くなる。なお、 (25)は入力端子、(26)は出力端子、(27)は ▼ cc電 旗蝎子(28)は接地蝎子である。

次に本発明の動作について説明する。まず、通 常動作状態においては、入力結子(25)を介して所

次に負荷短路等により出力に過電流が擴入した 場合について考える。このときには過電航量に対 応して出力及のNPNトランジスタ(52)のベース 電位も上昇することになるので、過電域検出用の NPNトランジスタ(17)がオンする。このため抵 抗(19)の軍圧降下が大きくなってPNPトランジ スタ(18)がオンし、従って制御用のNPNトラン ジスタ(20)もオンする。これにより初段のNPN トランジスタ(13)のペースを低下させることがで さるので、出力股のNPNトランジスタ(12)に放 れる過電瓶を抑えることができる。なお、通電戒 虽が大きいほど制御益も大きくなるので、適電統 量の抑制の効果は大きい。

次いでラッシュ電圧が入力に印加した場合につ いて考える。このとをには初段のNPNトランジ スタ(13)のペース単位が 6月するので、PNPト ランジスタ(23)がオンし、初段のNPNトランジ スタ(13)のペース電位を下げることができる。こ のときもラッシュ電圧が大きいとそれに応じてN PNトランジスタ(23)が硬くオンして電流を進す

定の入力電圧♥:wが印加される。これによりバイ アス抵抗(14)。(L5)を介して限定のベース電圧が ダーリントン接続のNPNトランジスタ(12),(1 3)の各ペースに印加されるので、出力端子(26)に 所定の出力電流を得ることができる。このとき遊 配置検出用のNPNトランジスタ(17)のベースに も出力段のNPNトランジスタ(12)と何ーのベー ス間圧が入力されるが、ペース・エミッタ間の順 方向電圧が高いので鉄NPNトランジスタ(17)は オンしないか、少なくともオンの程度は極めて投 い。このため抵抗(19)による電圧降下は過電拡換 出伝海用のPNPトランジスタ(18)をオンさせる までには至らない。同様に、ラッシュ電圧検出用 のPNPトランジスタ(23)のペースにも入力設の NPNトランジスタ(13)と同一の電圧が印加され るが、この場合もペース・エミッタ間の順方向電 圧が高いのでPNPトランジスタ(23)はオンしな いか、オンしても抵抗(24)によりオンの程度は梅 めて炒く抑えられている。従って添煮動作に影響

ので、ベース配位低下の効果は大きい。

(1) 益明の効果

以上説明したように、本発明の第1のドライ パー図路によれば、ドライバー回路の本来のドラ イバー機能を損なうことなく、負荷短路等による 週電瓶を効果的に抑制することが可能となる。こ れにより、老子の劣化や破壊を防止することがで ₹ ð.

また木塾明の第2のドライバー回路によれば、 ドライバー回路の本来のドライバー機能を損なう ことなく入力からのラッシュ電圧による過電視を 効果的に抑制することが可能となり、素子の劣化 や破壊を防止することができる。

4、図面の創単な説明

節1四は、本発明の一実施例を示す回路図、及 び第2回は従来のドライバー回路を示す回路図で

(12)…出力殺トランジスタ、 (13)…入力段ト ランジスタ、 (17)…過電流被出トランジスク、 (20)…制御用トランジスタ、 (23)…PNPトラ

特閣平2-135809(5)

